发明名称 SCALABLE PACKAGE ARCHITECTURE AND ASSOCIATED TECHNIQUES AND CONFIGURATIONS
摘要 본 발명의 실시예는 집적 회로(IC) 어셈블리의 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성을 기술한다. 일 실시예에서, 집적 회로(IC) 어셈블리는 제1 측면, 및 그 제1 측면에 대향하여 배치된 제2 측면을 갖는 패키지 기판과, 패키지 기판의 제1 측면에 접속되는 액티브 측면 및 그 액티브 측면에 대향하여 배치된 인액티브 측면을 갖는 제1 다이로서, 제1 다이와 제2 다이 사이에서 전기 신호를 제1 다이가 라우팅하도록 구성되는 하나 이상의 스루 실리콘 비아(TSV)를 갖는 제1 다이와, 패키지 기판의 제1 측면 상에 배치된 몰드 화합물을 포함하며, 몰드 화합물은 액티브 측면과 인액티브 측면 사이에서 제1 다이의 측벽과 직접 접촉하고, 제1 측면과 그 제1 측면으로부터 가장 먼 몰드 화합물의 종단 에지 사이의 거리가 제1 다이의 인액티브 측면과 제1 측면 사이의 거리 이하이다. 다른 실시예가 기술되고 및/또는 청구될 수 있다.
申请公布号 KR20170005083(A) 申请公布日期 2017.01.11
申请号 KR20167034637 申请日期 2014.07.11
申请人 인텔 코포레이션 发明人 가네산 산카;지아데 바삼;님카 니테쉬
分类号 H01L25/065;H01L21/56;H01L23/00;H01L23/31;H01L23/498;H01L25/00;H01L25/10 主分类号 H01L25/065
代理机构 代理人
主权项
地址