一种基于或非门和与门的抗辐射锁存器的制备方法

摘要

本发明属于集成电路领域，涉及一种基于或非门和与门的抗辐射锁存器的电路设计方法，尤其涉及一种基于或非门和与门的抗辐射锁存器的制备方法；所述的锁存器使八个由或非门和与门构成的基本单元相互绞合连接，当一个存储节点值因辐射发生变化时，相互绞合连接的其它节点通过或非门抑制这种变化，待辐射效应消失后，会驱动发生错误的存储节点恢复原来的正确值，从而使该锁存器具有抗辐射容错特性。

主权项

一种基于或非门和与门的抗辐射锁存器的制备方法，其特征在于，使用一个或非门和一个与门构成一个基本单元，然后再用八个基本单元相互绞合连接，构造一个抗辐射锁存器；其包括下述步骤：步骤1：按照图1所示电路结构，采用传统集成电路设计方法设计抗辐射锁存器电路；步骤2：对图1中锁存器的时钟输入端CLK进行操作，使数据能写入该锁存器，并使该锁存器具有抗辐射特性。