一种抗辐射容错存储单元的制备方法

摘要

本发明属于集成电路领域，涉及一种由相互绞合连接的四个反相器构成的抗辐射存储单元，其中每两个反相器构成一个锁存器，当一个存储节点值因辐射发生错误时，一个类似反相器的电路会保证存储单元输出仍然维持原来的正确值，而且相互绞合连接的其它存储节点在辐射效应消失后，会驱动发生错误的存储节点恢复原来的正确值，从而使该存储单元具有抗辐射容错特性。本发明的抗辐射容错存储单元与三模冗余方案的错误发生次数都较少而且相当，它们的抗辐射能力接近，但本发明的面积和功耗比三模冗余方案的面积和功耗小的比较多。

主权项

一种抗辐射容错存储单元的电路设计方法，其特征在于，其包括下述步骤：步骤1：按图1所示电路结构，采用传统集成电路设计方法设计抗辐射容错存储单元电路；步骤2：对图1所示的存储单元的写入控制信号WR进行操作，使数据能写入该存储单元，并使该存储单元具有抗辐射容错特性。