| 摘要 |
ドリフト層（２０）はワイドバンドギャップ半導体から作られている。第１ウェル領域（３０）はドリフト層（２０）上に設けられている。ソース領域（４０）は、第１ウェル領域（３０）の各々の上に設けられている。ゲート絶縁膜（５０）は第１ウェル領域（３０）上に設けられている。第１電極（８０）は、ソース領域（４０）に接しており、第１ウェル領域（３０）の間においてドリフト層（２０）へユニポーラ通電が可能なダイオード特性を有する。第２ウェル領域（３１）はドリフト層（２０）上に設けられている。第２電極（８１）は、第２ウェル領域（３１）に接しており、ゲート電極（８２）および第１電極（８０）から分離されている。 |
