发明名称 基于CPU、GPU和DSP的异构计算框架
摘要 本发明公开了基于CPU、GPU和DSP的异构计算框架,包括主机模块和设备端模块;主机模块包括CPU、DSP模块和DRAM内存,DSP模块包括存储单元、控制单元和运算单元,所述控制单元向存储单元发出指令使其从DRAM内存中读取数据,并存储至存储单元,同时控制单元向运算单元发出指令,使运算单元从存储单元读取数据并进行运算,运算单元完成运算后向控制单元发出运算完成信号,控制单元接收运算完成信号之后向存储单元发出指令接收运算单元返回的数据;所述设备端模块包括DRAM本地内存和GPU芯片,所述GPU芯片由多处理器构成,用于负责大规模无逻辑关系数据的高度并行计算处理。本发明将CPU的多功能处理、GPU的高度并行计算和DSP的数据处理能力结合,分担CPU的数据处理负担,提升数据计算速度和数据处理能力。
申请公布号 CN106326184A 申请公布日期 2017.01.11
申请号 CN201610700761.7 申请日期 2016.08.23
申请人 成都卡莱博尔信息技术股份有限公司 发明人 朱焰冰
分类号 G06F15/16(2006.01)I 主分类号 G06F15/16(2006.01)I
代理机构 代理人
主权项 基于CPU、GPU和DSP的异构计算框架,其特征在于,包括主机模块和设备端模块;所述主机模块包括CPU、DSP模块和DRAM内存,所述CPU用于负责操作系统、系统软件和拥有复杂指令调度、循环、分支、逻辑判断的通用处理的通用应用程序及简单计算任务,同时与DRAM内存进行数据交换和存储;所述DSP模块包括存储单元、控制单元和运算单元,所述控制单元向存储单元发出指令使其从DRAM内存中读取数据,并存储至存储单元,同时控制单元向运算单元发出指令,使运算单元从存储单元读取数据并进行运算,运算单元完成运算后向控制单元发出运算完成信号,控制单元接收运算完成信号之后向存储单元发出指令接收运算单元返回的数据;所述设备端模块包括DRAM本地内存和GPU芯片,所述GPU芯片由多处理器构成,用于负责大规模无逻辑关系数据的高度并行计算处理。
地址 610000 四川省成都市高新区天府大道中段1268号天府软件园E区1栋10层