| 发明名称 |
FRACTIONAL DIGITAL PLL WITH ANALOG PHASE ERROR COMPENSATION APPARATUS |
| 摘要 |
본 발명은 아날로그 위상에러 보상기를 장착한 프랙셔널 디지털 위상고정루프에 관한 것으로서, 디지털 위상고정루프에 아날로그 위상에러 보상기를 장착하여 아날로그 위상에러 보상기를 통해 미세위상에러 검출 및 보상을 수행함으로써 위상에러 검출해상도를 높이고 과도 전력소모와 전원노이즈 및 과도전류노이즈를 줄일 수 있을 뿐만 아니라 면적을 줄일 수 있다. |
| 申请公布号 |
KR101695311(B1) |
申请公布日期 |
2017.01.11 |
| 申请号 |
KR20100134101 |
申请日期 |
2010.12.23 |
| 申请人 |
한국전자통신연구원 |
发明人 |
이자열;김성도;유현규 |
| 分类号 |
H03L7/08;H03L7/085;H03L7/099 |
主分类号 |
H03L7/08 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
