发明名称 | 执行于通量图形处理器的低密度奇偶校验解码方法 | ||
摘要 | 本发明提供一种执行于通量图形处理器的低密度奇偶校验解码方法。所述方法包括下列步骤:基于相关于奇偶校验矩阵的坦那图中的M个边,将每一边对应至多个线程其中之一,致使每一线程对应至多个边识别码其中之一,当执行这些线程其中之一,依据线程其中之一的边识别码存取共享存储器中的数据,以更新存储于共享存储器中分别对应至这些边的多个传递消息。基此,本发明可达成高运算平行度与数据聚合存取。 | ||
申请公布号 | CN106330200A | 申请公布日期 | 2017.01.11 |
申请号 | CN201510400004.3 | 申请日期 | 2015.07.09 |
申请人 | 华邦电子股份有限公司 | 发明人 | 赖伯承;邱奏翰 |
分类号 | H03M13/11(2006.01)I | 主分类号 | H03M13/11(2006.01)I |
代理机构 | 北京同立钧成知识产权代理有限公司 11205 | 代理人 | 马雯雯;臧建明 |
主权项 | 一种执行于通量图形处理器的低密度奇偶校验LDPC解码方法,其特征在于,所述通量图形处理器的一串流多处理器包括多个线程处理核心与一共享存储器,所述方法包括:基于相关于一奇偶校验矩阵的一坦那图中的M个边,将每一该些边对应至多个线程其中之一,致使每一该些线程对应至多个边识别码其中之一,其中M为大于1的整数且该些边连接于多个校验节点与多个比特节点之间;以及当执行该些线程其中之一,依据该些线程其中之一的边识别码存取一共享存储器中的数据,以更新存储于所述共享存储器中分别对应至该些边的多个传递消息。 | ||
地址 | 中国台湾台中市大雅区科雅一路8号 |