| 发明名称 | 使用数字同步逻辑控制电路的DCDC变换器 | ||
| 摘要 | 本实用新型涉及一种使用数字同步逻辑控制电路的DCDC变换器，其特征在于，接收外部的第一时钟信号；包括用于产生第二时钟信号的振荡器模块及接收所述第一时钟信号及第二时钟信号的同步与时钟控制模块；当所述第一时钟信号存在时，所述同步与时钟控制模块输出所述第一时钟信号，当所述第一时钟信号不存在时，所述同步与时钟控制模块输出所述第二时钟信号；还包括接收所述第一时钟信号或第二时钟信号并输出的时钟缓冲模块。本实用新型的DCDC变换器结构不用外接外部同步电路也能实现多组DCDC变换器的同步逻辑功能，提高了芯片的集成度和使用的方便性。 | ||
| 申请公布号 | CN205883049U | 申请公布日期 | 2017.01.11 |
| 申请号 | CN201620796547.1 | 申请日期 | 2016.07.27 |
| 申请人 | 嘉兴市纳杰微电子技术有限公司 | 发明人 | 李思颖;李荣宽 |
| 分类号 | H02M3/157(2006.01)I;H03K19/20(2006.01)I | 主分类号 | H02M3/157(2006.01)I |
| 代理机构 | 杭州华鼎知识产权代理事务所(普通合伙) 33217 | 代理人 | 魏亮 |
| 主权项 | 使用数字同步逻辑控制电路的DCDC变换器，其特征在于，接收外部的第一时钟信号；包括用于产生第二时钟信号的振荡器模块及接收所述第一时钟信号及第二时钟信号的同步与时钟控制模块；当所述第一时钟信号存在时，所述同步与时钟控制模块输出所述第一时钟信号，当所述第一时钟信号不存在时，所述同步与时钟控制模块输出所述第二时钟信号；还包括接收所述第一时钟信号或第二时钟信号并输出的时钟缓冲模块。 | ||
| 地址 | 314000 浙江省嘉兴市南湖区凌公塘路3339号（嘉兴科技城）1号楼306室 | ||