| 摘要 |
반도체 장치 (1) 에서는, 동일 반도체 기판 (10) 에 IGBT 와 다이오드가 형성되어 있다. 반도체 기판 (10) 과, 반도체 기판 (10) 의 표면에 형성되어 있는 표면 전극 (11) 과, 반도체 기판 (10) 의 이면에 형성되어 있는 이면 전극 (12) 을 구비하고 있다. 반도체 기판 (10) 에는, 액티브 영역 (1a) 과, 주변 영역 (4) 과, 결정 결함 영역 (100) 이 형성되어 있다. 액티브 영역 (1a) 에서는, 반도체 기판 (10) 의 표면을 평면에서 보았을 때 IGBT 영역 (2) 과 다이오드 영역 (3) 이 병치되어 있다. 다이오드 영역 (3) 에서는, 표면 전극 (11) 에 도통되는 애노드 영역 (31) 과, 이면 전극 (12) 에 도통되는 캐소드 영역 (32) 과, 애노드 영역 (31) 과 캐소드 영역 (32) 사이에 위치하는 드리프트 영역 (50) 이 형성되어 있다. 주변 영역 (4) 은, 반도체 기판 (10) 의 표면을 평면에서 보았을 때 액티브 영역 (1a) 의 주변에 위치하고 있다. 주변 영역 (4) 은, 반도체 기판 (10) 의 표면으로부터 애노드 영역 (31) 보다 깊은 위치까지 도달하고 있음과 함께 표면 전극 (11) 에 도통되어 있는 p 형의 웰 영역 (41) 과, 웰 영역 (41) 의 이면측에 위치하고 있음과 함께 다이오드 영역 (3) 내의 드리프트 영역 (50) 과 연결되어 있는 드리프트 영역 (50) 을 구비하고 있다. 결정 결함 영역 (100) 에서는 재결합 중심이 도입되어 주위의 재결합 중심의 농도보다 높아져 있다. 결정 결함 영역 (100) 이, 다이오드 영역 (3) 의 길이 방향을 따라, 다이오드 영역 (3) 으로부터 주변 영역 (4) 까지 연속적으로 연장되어 있다. |
