| 摘要 |
방법 및 장치, 특히, 패턴 인식 프로세서(14, 96, 98)를 포함하는 장치가 개시되어 있다. 일부 실시예에서, 패턴 인식 프로세서(14, 96, 98)는 제1 복수의 로컬 입력 도체(120), 제1 블록-디스에이블 회로(96, 124) 및 복수의 전역 입력 도체(119)를 통해 디코더(28)에 연결된 특징 셀(100, 102, 104)의 제1 블록(106)을 포함한다. 패턴 인식 프로세서(14, 96, 98)는 또한 제2 복수의 로컬 입력 도체(120), 제2 블록-디스에이블 회로(98, 126) 및 복수의 전역 입력 도체(119)를 통해 디코더(28)에 연결된 특징 셀(108, 110, 122)의 제2 블록(114)을 포함한다. |
