发明名称 一种应变垂直MOS器件的制造方法
摘要 一种应变垂直MOS器件的制造方法,在衬底上完成图形转移,再形成金属掩膜,通过进行刻蚀形成硅柱,减小硅柱直径,制备硅纳米线,并生长栅氧化层;淀积多晶硅、掺杂并激活杂质离子,形成环状栅极;在栅极外淀积应力氮化硅薄膜,形成应力衬垫层;进行离子注入,形成漏端n‑掺杂区;对衬底的外围环状区域进行离子注入,形成漏端n+掺杂区;对硅纳米线上部进行P+离子注入,形成Halo掺杂结构,进行n型离子注入形成源端;淀积金属和合金。本发明提高纳米结点集成电路中器件的栅控能力,抑制短沟道效应和热载流子效应,提高载流子迁移率,增强电流驱动能力,在不降低器件性能的前提下缩小器件尺寸,以实现器件微型化的要求。
申请公布号 CN103887178B 申请公布日期 2017.01.04
申请号 CN201410119735.6 申请日期 2014.03.27
申请人 西安交通大学 发明人 李尊朝;苗治聪;李昕怡;张亮亮
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;B82Y10/00(2011.01)I 主分类号 H01L21/336(2006.01)I
代理机构 西安通大专利代理有限责任公司 61200 代理人 陆万寿
主权项 一种应变垂直MOS器件的制造方法,其特征在于,包括以下步骤:(1)在半导体衬底上进行涂胶、前烘、曝光、显影、坚膜,完成图形转移;(2)对完成图形转移后的半导体衬底进行金属溅射、剥离,利用lift‑off技术形成金属掩膜;(3)采用等离子体耦合技术对形成金属掩膜后的半导体衬底进行刻蚀,形成硅柱;(4)采用干法氧化、湿法刻蚀减小硅柱直径至小于30纳米,然后高温退火制备硅纳米线;(5)在半导体衬底上硅纳米线的周围生长用作场效应晶体管的栅介质的氧化层;(6)在氧化层外淀积多晶硅,并对多晶硅采用离子注入法进行重掺杂、退火,激活杂质离子,并以氮化硅层为掩蔽,刻蚀形成环状栅极;(7)在环状栅极外围淀积应力氮化硅薄膜,形成应力衬垫层(5),以金属Al为掩蔽层,刻蚀应力衬垫层(5);(8)对半导体衬底进行离子注入,形成漏端n‑掺杂区(10);(9)在半导体衬底上淀积氧化硅,以金属Al为掩蔽刻蚀氧化硅介质层,对半导体衬底的外围环状区域进行离子注入,形成漏端n+掺杂区(2);(10)在半导体衬底上淀积多晶硅,形成漏导电层(3),刻蚀掉金属铝,对硅纳米线上部进行P+离子注入,形成Halo掺杂结构;对硅柱进行n型离子注入,高温退火,形成源端;(11)在半导体衬底表面淀积氧化硅层,并采用化学机械平坦化方法进行平坦化,以光刻胶为掩蔽层,淀积金属和合金(11),得到应变垂直MOS器件;该应变垂直MOS器件包括衬底(1)、垂直设置在衬底上的圆柱型沟道区、环状介质层、多晶硅(9)、应力衬垫层(5)和漏导电层(3);所述漏导电层与介质层、多晶硅(9)、应力衬垫层均匀分布,沟道区上设置有源导电层,圆柱形沟道区的顶端掺杂n+杂质作为源端n+区(6),掺杂n‑杂质作为源端n‑区(7);漏端区域掺杂n+杂质作为漏端n+掺杂区(2),掺杂n‑杂质作为漏端n‑掺杂区(10);同时,所述沟道区的圆柱形中设置有非对称Halo掺杂结构源端p+区(8)。
地址 710049 陕西省西安市碑林区咸宁西路28号