基于PCIE接口硬件板卡及其总线控制方法及系统

摘要

本发明公开了基于PCIE接口硬件板卡及其总线控制方法及系统，所述方法包括：设置具有PCIE接口硬件板卡；基于PCIE接口完成Mechatrolink‑III总线协议数据收发，用FPGA实现PCIE接口通讯协议；将ASIC芯片的RAM地址映射到PCIE地址中；控制FPGA捕捉到ASIC芯片产生的通讯周期中断信号后，将该信号转换成PCIE中断信号发给数控系统主板；数控系统接收到通讯周期中断信号，通过PCIE映射后地址读写ASIC RAM中的响应数据和命令数据。本发明通过PCIE总线接口实现Mechatrolink‑III总线协议，改进了数控系统的控制方式；增强了数控系统的实时性及更高效的任务调度。

主权项

一种基于PCIE的Mechatrolink‑III总线控制方法，其特征在于，包括步骤：A、设置一款具有PCIE接口硬件板卡，其中，所述具有PCIE接口硬件板卡包括FPGA芯片，Mechatrolink‑III总线ASIC芯片，网口芯片，多个网口，以及铁电存储器；所述铁电存储器与所述FPGA芯片连接，所述FPGA芯片，Mechatrolink‑III总线ASIC芯片，网口芯片依次连接，并且所述多个网口分别连接至所述网口芯片；B、用板卡上FPGA芯片实现PCIE接口通讯协议，其中PCIE采用内存操作模式，中断采用电平触发模式；C、将Mechatrolink‑III总线ASIC芯片的RAM地址映射到PCIE地址中，数据采用32位数据格式；D、控制FPGA捕捉到Mechatrolink‑III总线ASIC芯片产生的通讯周期中断信号后，将该信号转换成PCIE中断信号，发送给数控系统主板；E、数控系统接收到通讯周期中断信号后，通过PCIE映射后地址读写Mechatrolink‑III总线ASIC RAM中的响应数据和命令数据；F、通讯周期中断信号使能板卡32位的只读计时器寄存器复位，然后以设定的时钟开始计数，并控制在控制周期内计时器寄存器不溢出；G、数控系统在通讯周期中断信号到来前，读取上述计时器寄存器，完成数控系统的任务调度。