| 发明名称 | 一种双栅MOSFET结构及其制备方法 | ||
| 摘要 | 本发明公开了一种双栅MOSFET结构及其制备方法，属于半导体集成技术领域。所述双栅MOSFET结构自下而上为第一栅金属层、III‑V族半导体沟道层、III‑V族半导体源漏层、第二栅金属层，所述第一栅金属层和第二栅金属层构成双栅结构；所述III‑V族半导体沟道层和III‑V族半导体源漏层采用III‑V族半导体材料。本发明采用双栅结构可以有效提高MOSFET器件的栅控能力，减小短沟道效应等的影响。本发明采用通孔技术实现背栅结构可以有效减小寄生电容，提高了器件的射频特性。本发明的所述MOSFET结构集成在硅衬底上，可以与其他硅基CMOS集成器件实现单片集成。 | ||
| 申请公布号 | CN106298878A | 申请公布日期 | 2017.01.04 |
| 申请号 | CN201610862149.X | 申请日期 | 2016.09.28 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 孙兵;刘洪刚;王盛凯;常虎东;龚著靖 |
| 分类号 | H01L29/20(2006.01)I;H01L29/423(2006.01)I;H01L29/78(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/20(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 乔东峰 |
| 主权项 | 一种双栅MOSFET结构，自下而上包括第一栅金属层、III‑V族半导体沟道层、III‑V族半导体源漏层、第二栅金属层，其特征在于，所述第一栅金属层和第二栅金属层构成双栅结构；所述III‑V族半导体沟道层和III‑V族半导体源漏层采用III‑V族半导体材料。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||