发明名称 一种半导体器件及其制作方法和电子装置
摘要 本发明涉及一种半导体器件及其制作方法和电子装置,提供具PMOS区域和NMOS区域的半导体衬底,PMOS区域包括第一虚拟栅极,NMOS区域包括第二虚拟栅极,在半导体衬底上还形成有层间介电层;在半导体衬底上沉积形成SiO<sub>2</sub>层;去除第一虚拟栅极以形成沟槽;在沟槽中和SiO<sub>2</sub>层上沉积形成功函数金属层;执行平坦化工艺;在半导体衬底上形成图案化的硬掩膜层;根据图案化的硬掩膜层蚀刻去除第二虚拟栅极,其中,蚀刻包括主蚀刻和终点蚀刻,蚀刻采用的蚀刻气体包括NF<sub>3</sub>和H<sub>2</sub>;执行蚀刻后处理工艺。该方法避免了层间介电层的损伤和凝聚缺陷的发生,提高了器件的一致性和确保了器件的稳定性,最终提高了器件的性能和良品率。
申请公布号 CN106298668A 申请公布日期 2017.01.04
申请号 CN201510323067.3 申请日期 2015.06.12
申请人 中芯国际集成电路制造(上海)有限公司 发明人 纪世良;韩秋华;张海洋
分类号 H01L21/8238(2006.01)I;H01L21/31(2006.01)I;H01L21/3205(2006.01)I;H01L21/3213(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种半导体器件的制作方法,包括:提供具有PMOS区域和NMOS区域的半导体衬底,所述PMOS区域包括第一虚拟栅极,所述NMOS区域包括第二虚拟栅极,其中,在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层;在所述半导体衬底上沉积形成SiO<sub>2</sub>层,所述SiO<sub>2</sub>层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面;去除所述第一虚拟栅极以形成沟槽;在所述沟槽中和所述SiO<sub>2</sub>层上沉积形成功函数金属层,所述功函数金属层填满所述沟槽;执行平坦化工艺,直至露出所述层间介电层;在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层;根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极,其中,所述蚀刻包括主蚀刻和终点蚀刻,所述蚀刻采用的蚀刻气体包括NF<sub>3</sub>和H<sub>2</sub>;执行蚀刻后处理工艺。
地址 201203 上海市浦东新区张江路18号