发明名称 一种阵列基板的电路结构
摘要 本发明提供一种阵列基板的电路结构,包括:多条栅极线;多条数据线;像素矩阵;多个薄膜晶体管;其中,每条栅极线通过连接一行薄膜晶体管的栅极以控制一行子像素,每个子像素通过一个薄膜晶体管连接一条主数据线与一条次数据线,主数据线通过一所述薄膜晶体管与主像素区连接,次数据线通过另一薄膜晶体管与次像素区连接,且主数据线输入的数据信号的电压大于次数据线输入的数据信号的电压。本发明实现了对液晶显示面板大视角的色偏补偿,有效避免了液晶显示面板开口率变小的问题。
申请公布号 CN106292106A 申请公布日期 2017.01.04
申请号 CN201610794551.9 申请日期 2016.08.31
申请人 深圳市华星光电技术有限公司 发明人 赵丽
分类号 G02F1/1362(2006.01)I 主分类号 G02F1/1362(2006.01)I
代理机构 深圳翼盛智成知识产权事务所(普通合伙) 44300 代理人 黄威
主权项 一种阵列基板的电路结构,其特征在于,包括:多条相互平行且水平排列的栅极线,用于驱动像素矩阵;多条相互平行且竖直排列的数据线,其分为两两交替排列的主数据线与次数据线,并与所述多条栅极线相互垂直,用于向所述像素矩阵输入数据信号;像素矩阵,包括多个成阵列式排布的子像素,每个所述子像素分为主像素区与次像素区,所述主像素区与所述次像素区彼此绝缘,用于接收并显示所述数据信号;多个薄膜晶体管,每个所述薄膜晶体管的栅极与一条所述栅极线连接,源极与一条所述数据线连接,漏极与一个所述子像素的所述主像素区或所述次像素区连接;其中,每条所述栅极线通过连接一行所述薄膜晶体管的栅极以控制一行所述子像素,每个所述子像素通过所述薄膜晶体管连接一条所述主数据线与一条所述次数据线,所述主数据线通过一所述薄膜晶体管与所述主像素区连接,所述次数据线通过另一所述薄膜晶体管与所述次像素区连接,且所述主数据线输入的数据信号的电压大于所述次数据线输入的数据信号的电压。
地址 518132 广东省深圳市光明新区塘明大道9—2号