发明名称 |
一种半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法,所述方法包括:提供具有NMOS区和PMOS区的半导体衬底,在其上形成有栅极结构,且在栅极结构的顶部和侧壁形成有栅极硬掩蔽层;在半导体衬底上形成完全覆盖栅极结构的硬掩膜层;在PMOS区形成嵌入式锗硅层,在栅极结构的侧壁和/或顶部形成由栅极硬掩蔽层、硬掩膜层和新生材料层构成的复合材料层叠结构;去除位于NMOS区的部分复合材料层叠结构,直至露出半导体衬底;去除所述复合材料层叠结构的剩余部分,仅在栅极结构的两侧留有部分栅极硬掩蔽层。根据本发明,在PMOS区形成嵌入式锗硅层后,可以有效去除NMOS区的复合材料层叠结构,扩大了后续硅化工艺和接触孔工艺窗口,提高了产品良率。 |
申请公布号 |
CN106298661A |
申请公布日期 |
2017.01.04 |
申请号 |
CN201510264464.8 |
申请日期 |
2015.05.21 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
徐长春 |
分类号 |
H01L21/8238(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;高伟 |
主权项 |
一种半导体器件的制造方法,包括:提供具有NMOS区和PMOS区的半导体衬底,在所述NMOS区和PMOS区上均形成有栅极结构,且在所述栅极结构的顶部和侧壁形成有栅极硬掩蔽层;在所述半导体衬底上形成完全覆盖所述栅极结构的硬掩膜层;在位于所述PMOS区的栅极结构两侧的半导体衬底中形成嵌入式锗硅层,在所述栅极结构的侧壁和/或顶部形成由所述栅极硬掩蔽层、所述硬掩膜层和新生材料层构成的复合材料层叠结构;去除位于所述NMOS区的部分所述复合材料层叠结构,直至露出所述半导体衬底;去除所述复合材料层叠结构的剩余部分,仅在所述栅极结构的两侧留有部分所述栅极硬掩蔽层。 |
地址 |
201203 上海市浦东新区张江路18号 |