发明名称 存储器结构及其形成方法
摘要 一种存储器结构及其形成方法,包括:提供衬底;在衬底表面形成若干栅极结构,栅极结构两侧分别具有源区沟槽和漏区沟槽,栅极结构包括控制栅层、以及位于控制栅层表面的第一阻挡层;形成第一介质层、第二阻挡层、源区互连线和漏区插塞;之后形成第二介质层,第二介质层内具有若干源线插塞、第二漏区插塞和若干控制栅插塞;之后形成第三介质层,第三介质层内具有若干第一导电层;之后形成第四介质层,第四介质层内具有若干互连结构;之后形成第五介质层,第五介质层内具有第二导电层;之后形成第六介质层,第六介质层内具有若干第三导电层,第三导电层与外围区内的若干控制栅插塞连接。所述存储器结构性能稳定、可靠性提高。
申请公布号 CN106298788A 申请公布日期 2017.01.04
申请号 CN201510325294.X 申请日期 2015.06.12
申请人 中芯国际集成电路制造(上海)有限公司 发明人 张金霜;李绍彬;仇圣棻
分类号 H01L27/115(2006.01)I;H01L21/8247(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 高静;吴敏
主权项 一种存储器结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括器件区和外围区,所述器件区的衬底内具有若干隔离结构,相邻隔离结构之间的衬底内具有源区;在所述衬底表面形成自器件区延伸至外围区表面的若干栅极结构,所述栅极结构横跨于若干有源区表面,所述栅极结构两侧分别具有源区沟槽和漏区沟槽,所述源区沟槽和漏区沟槽底部暴露出器件区和外围区的有源区和隔离结构表面,所述源区沟槽底部的有源区内具有源区,在所述漏区沟槽底部的有源区内具有漏区,所述栅极结构包括控制栅层、以及位于控制栅层表面的第一阻挡层;形成第一介质层、第二阻挡层、源区互连线和漏区插塞,所述第一介质层位于有源区和隔离结构表面,所述第二阻挡层位于所述器件区漏区沟槽内的隔离结构表面、以及外围区的源区沟槽和漏区沟槽内,所述源区互连线位于器件区的源区沟槽内,所述第一漏区插塞位于器件区的漏区表面;在所述第一介质层、第二阻挡层、第一漏区插塞和源区互连线表面形成第二介质层,所述器件区的第二介质层内具有若干位于源区互连线表面的源线插塞、以及若干位于第一漏区插塞顶部的第二漏区插塞,所述外围区的第二介质层和第一阻挡层内具有若干位于控制栅层表面的控制栅插塞;在第二介质层表面形成第三介质层,所述第三介质层内具有位于源线插塞、第二漏区插塞和控制栅插塞顶部的若干第一导电层,且位于同一源区互连线顶部的若干源线插塞与同一第一导电层连接;在所述第三介质层和第一导电层表面形成第四介质层,所述第四介质层内具有位于第一导电层表面的若干互连结构,位于器件区的互连结构通过第一导电层以及源线插塞与相邻的源区互连线连接;在所述第四介质层和互连结构表面形成第五介质层,所述第五介质层内具有第二导电层,所述器件区的第二导电层通过所述互连结构与位于相邻漏区沟槽顶部的第二漏区插塞连接;在所述第五介质层和第二导电层表面形成第六介质层,所述第六介质层内具有若干第三导电层,且所述第三导电层通过第二导电层以及互连结构与外围区内的若干控制栅插塞连接。
地址 201203 上海市浦东新区张江路18号