发明名称 |
电路与形成该电路的方法 |
摘要 |
本发明公开了一种电路与形成该电路的方法,其中描述的形成电路的方法包括:于基板上利用半导体材料形成半导体材料层,以及形成层间导体接触半导体材料层。此半导体材料层可为薄膜层。于位于半导体材料层之上的层间绝缘体之中刻蚀开口,以于半导体材料层上暴露落着区。由开口所暴露的半导体材料通过于该开口中添加半导体材料来增加厚度。添加半导体材料的工艺可包括毯覆沉积,或仅在落着区中选择性成长。反应前驱物,例如金属硅化物前驱物,于开口中的落着区上沉积。促使前驱物与半导体的反应。于开口中形成层间导体。 |
申请公布号 |
CN106298487A |
申请公布日期 |
2017.01.04 |
申请号 |
CN201510315877.4 |
申请日期 |
2015.06.11 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
邱家荣;江昱维;叶腾豪 |
分类号 |
H01L21/28(2006.01)I;H01L29/45(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
任岩 |
主权项 |
一种形成电路的方法,包括:于一基板上利用一半导体材料形成一半导体材料层;于该半导体材料层之上形成一层间绝缘体;于该层间绝缘体之中刻蚀一开口,以于该半导体材料层上暴露一落着区;添加该半导体材料于该开口中,以增加该开口中的该半导体材料层的厚度;于该开口中的该落着区上沉积一反应前驱物,以使该半导体材料与该反应前驱物于该开口中产生一反应;以及于该开口中形成一层间导体。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |