一种基于FPGA的CAM结构

摘要

本实用新型提供一种基于FPGA的CAM结构，包括一个用于存储比较数据信息的寄存器模块组；一个用于判断寄存器模块组中是否有待比较数据的比较器模块组，比较器模块组中的比较器模块与寄存器模块组的寄存器模块一一对应并相连，待比较数据由比较器模块组的输入端口进行输入；还包括一个将比较数据写入寄存器模块组的写入模块；一个用于选择寄存器模块组查找范围的选择模块；两个MUX模块，写入模块通过其中一个MUX模块将比较数据的信息写入寄存器模块中进行存储，比较器模块组中的比较器模块通过另一个MUX模块输出与待比较数据相匹配的寄存器模块在寄存器模块组的地址信号。本实用新型可以并行比较输入数据与寄存器组所有数据，提高查找效率。

主权项

一种基于FPGA的CAM结构，其特征在于，包括一个用于存储比较数据信息的寄存器模块组，所述寄存器模块组包括至少两个寄存器模块；一个用于判断寄存器模块组中是否有待比较数据的比较器模块组，所述比较器模块组具有输入端口，比较器模块组至少两个比较器模块，比较器模块组中的比较器模块与寄存器模块组的寄存器模块一一对应并相连，所述待比较数据由比较器模块组的输入端口进行输入；还包括一个将比较数据写入寄存器模块组的写入模块；一个用于选择寄存器模块组查找范围的选择模块，所述选择模块连接于比较器模块组，通过配置选择模块的输入并行比较寄存器模块组中的寄存器模块，比较器模块组中的比较器模块输出与待比较数据相匹配的寄存器模块信息；两个MUX模块，写入模块通过其中一个MUX 模块将比较数据的信息写入寄存器模块中进行存储，比较器模块组中的比较器模块通过另一个MUX 模块输出与待比较数据相匹配的寄存器模块在寄存器模块组的地址信号。