发明名称 集成电路及其制作与操作方法
摘要 一种集成电路包括含有记忆晶体管的立体NAND存储器阵列、多条位线,不同的位线耦接至立体NAND存储器阵列的不同部位,以及位于半导体叠层中的多个晶体管对。半导体叠层中的不同层包括多个晶体管对中的不同的晶体管对。每一个晶体管对包含第一晶体管和第二晶体管。其中,第一晶体管包括第一和第三源极/漏极端点;第二晶体管包括第二和第三源极/漏极端点。第一源极/漏极端点电性耦接至一擦除电压线。第二源极/漏极端点电性耦接至多条写入/读取电压线中相对应的一条。第三源极/漏极端点电性耦接至多条位线中相对应的一条。
申请公布号 CN106298786A 申请公布日期 2017.01.04
申请号 CN201510317842.4 申请日期 2015.06.11
申请人 旺宏电子股份有限公司 发明人 叶腾豪;胡志玮;林立颖
分类号 H01L27/115(2006.01)I;G11C16/10(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 宋焰琴
主权项 一种集成电路,包括:一立体NAND存储器阵列,包括多个存储晶体管;多条位线,这些多条位线中不同的位线耦接至该立体NAND存储器阵列的多个不同部位;以及多个晶体管对,具有一个半导体叠层(stack of semiconductor layers),该半导体叠层中的多个不同层包括这些多个晶体管对中多个不同的晶体管对;这些多个晶体管对中的每一个包含一第一晶体管及一第二晶体管,且该第一晶体管和该第二晶体管具有一第一源极/漏极端点、一第二源极/漏极端点和一第三源极/漏极端点;其中,该第一晶体管具有该第一源极/漏极端点和该第三源极/漏极端点;且该第二晶体管具有该第二源极/漏极端点和该第三源极/漏极端点;且该第一源极/漏极端点电性耦接至一擦除电压线;该第二源极/漏极端点电性耦接至多条写入/读取电压线中相对应的一条;该第三源极/漏极端点电性耦接至这些多条位线中相对应的一条。
地址 中国台湾新竹科学工业园区力行路16号