| 摘要 |
연판정 값을 기초로 한 오류 검출용 토글링 시퀀스 결정 방법 및 에러 패턴 결정 방법 및 그 장치에 관한 것으로서, 더 나아가 오류 (에러 패턴) 검출 및 정정을 보다 신속하게 할 수 있도록 연판정 값을 기초로 최적의 토글링 시퀀스 및 에러 패턴을 결정하는 방법에 관한 것이다. 본 발명은 연판정의 신뢰값을 사용하여, 기존 ARQ 방식과 FEC 방식의 장점을 결합함으로써 낮은 리던던시(redundancy)와 낮은 딜레이 및 수신측 오류 정정 능력을 구현하는 것을 목적으로 한다. 이를 위하여 본 발명의 제1 실시예에 따르면, 토글링 시퀀스 속도를 최적화하기 위하여 본 발명은 토글링되는 연판정의 신뢰값의 합이 낮은 순서대로 순차적으로 토글링되도록 토글링 시퀀스를 결정하는 토글링 시퀀스 결정 방법을 제공한다. 추가적으로 본 발명의 제2 실시예에 따르면, 수신된 신호의 신뢰값 순서로 신드롬을 비교함으로써 에러 패턴을 결정하는 방법으로서, 중단값이 제1 에러 패턴 그룹(E)의 에러 패턴의 수보다 작은 경우, 제1 에러 패턴 그룹(E) 중 중단값까지의 에러 패턴에 대해서만 N+ 1번째 비트를 1로 바꿔 제2 미정렬 에러 패턴 그룹(E')을 결정하는 단계를 포함하는 에러 패턴 결정 방법을 제공한다. 본 발명에 따르면, 낮은 딜레이를 가지는 동시에 낮은 리던던시를 가지는 최적의 통신 환경을 구현할 수 있고, 종래의 CRC 방식을 비롯한 ARQ 방식에서는 구현할 수 없었던 수신측 오류 정정 기능을 낮은 리던던시로 구현할 수 있다. |
