| 发明名称 | 半导体装置及半导体装置的制造方法 | ||
| 摘要 | 本发明的实施方式提供一种能够减少半导体芯片的层叠构造在安装时对半导体芯片造成的损伤的半导体装置及半导体装置的制造方法。实施方式的半导体装置通过层叠半导体芯片(P1～P8)而构成芯片层叠体(TA1)，间隔件(8)配置于与焊垫电极(10)的至少一部分重叠的位置，密封树脂(12)一体地填充间隔(SP1、SP2)，且一体地密封芯片层叠体(TA1)。 | ||
| 申请公布号 | CN106206517A | 申请公布日期 | 2016.12.07 |
| 申请号 | CN201510977812.6 | 申请日期 | 2015.12.23 |
| 申请人 | 株式会社东芝 | 发明人 | 三浦正幸 |
| 分类号 | H01L23/488(2006.01)I;H01L23/31(2006.01)I;H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/488(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 张世俊 |
| 主权项 | 一种半导体装置，其特征在于具备：经层叠的N个半导体芯片；其中，N为2以上的整数，间隔件，在所述半导体芯片间在层叠方向确保第1间隔；及焊垫电极，设于第N层的半导体芯片的一面；且在与所述焊垫电极的至少一部分重叠的位置配置所述间隔件。 | ||
| 地址 | 日本东京 | ||