发明名称 一种低信噪比信号的处理系统
摘要 本发明提供一种低信噪比信号的处理系统,其特征在于,包括:传感器单元,用于将物理信号转换为电信号;模拟信号放大/调理单元,用于将经传感器单元转换得到的模拟信号1进行变换,为后级ADC采样单元提供待ADC转换模拟信号2;ADC采样单元,为以ADC模数转换芯片为核心的电路单元,用于将经模拟信号放大/调理单元变换得到的模拟信号2完成模拟信号到数字信号的转换;PLD逻辑器件,为可编程逻辑器件CPLD或者FPGA,经ADC采样单元转换得到的数字信号经数字信号通道1送至PLD逻辑器件进行处理;处理器,为DSP或高性能CPU,用于完成计算算法,并完成物理参数计算的功能。该处理系统为能够同时满足实时性要求、计算性能特别是降噪能力、结构灵活的噪声信号处理系统。
申请公布号 CN106197480A 申请公布日期 2016.12.07
申请号 CN201610496936.7 申请日期 2016.06.30
申请人 湖北工业大学 发明人 李利荣;陶建国;常春;朱莉
分类号 G01D3/032(2006.01)I 主分类号 G01D3/032(2006.01)I
代理机构 武汉帅丞知识产权代理有限公司 42220 代理人 朱必武
主权项 一种低信噪比信号的处理系统,其特征在于,包括:传感器单元,用于将物理信号转换为电信号;模拟信号放大/调理单元,用于将经传感器单元转换得到的模拟信号1进行电平偏置变换、差分变换、耦合变换或者电压电流范围变换,为后级ADC采样单元提供待ADC转换模拟信号2;ADC采样单元,为以ADC模数转换芯片为核心的电路单元,用于将经模拟信号放大/调理单元变换得到的模拟信号2完成模拟信号到数字信号的转换;PLD逻辑器件,为可编程逻辑器件CPLD或者FPGA,经ADC采样单元转换得到的数字信号经数字信号通道1送至PLD逻辑器件进行处理;处理器,为DSP或高性能CPU,用于完成计算算法,并完成物理参数计算的功能;PLD逻辑器件和处理器之间的双向数据通道为数字信号通道2,其实现方式为高速串行线组、标准的高速串行总线PCIE或者标准的高速并行总线PCI总线。
地址 430068 湖北省武汉市洪山区南李路28号