| 发明名称 | 外延形成的V形半导体层 | ||
| 摘要 | 本发明涉及一种外延形成的V形半导体层。根据一些实施例，本发明提供了一种方法。该方法包括在半导体衬底的源极/漏极区中形成凹槽，其中，半导体衬底由第一半导体材料形成。该方法还包括在凹槽内外延生长第二半导体材料以在凹槽中形成S/D部件，以及去除S/D部件的部分以形成延伸至S/D部件内的V形凹部。本发明还涉及外延形成的V形半导体层。 | ||
| 申请公布号 | CN106206312A | 申请公布日期 | 2016.12.07 |
| 申请号 | CN201510288667.0 | 申请日期 | 2015.05.29 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 郭紫微;游明华;李启弘 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/08(2006.01)I;H01L27/088(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种方法，包括：在半导体衬底的源极/漏极区中形成凹槽，其中，所述半导体衬底由第一半导体材料形成；在所述凹槽内外延生长第二半导体材料以在所述凹槽中形成S/D部件；以及去除所述S/D部件的部分以形成延伸至所述S/D部件内的V形凹部。 | ||
| 地址 | 中国台湾新竹 | ||