| 摘要 |
제어 회로(105)는, 제1 소거 커맨드를 수신하였을 때, 제1 기억 소자(102)의 임계값 전압과 제2 기억 소자(103)의 임계값 전압을 함께 증가시키는 제1 프리라이트 처리의 실행을 제어하고, 그 후, 제1 기억 소자(102)의 임계값 전압과 제2 기억 소자(103)의 임계값 전압이 소정의 소거 베리파이 레벨보다 작아질 때까지, 제1 기억 소자(102)의 임계값 전압과 제2 기억 소자(103)의 임계값 전압을 함께 감소시키는 소거 처리의 실행을 제어한다. 제어 회로(105)는 제2 소거 커맨드를 수신하였을 때, 제1 기억 소자(102)와 제2 기억 소자(103) 중 한쪽의 임계값 전압을 증가시키는 제2 프리라이트 처리의 실행을 제어하고, 그 후, 소거 처리의 실행을 제어한다. |
