芯片验证平台仿真结束控制方法与系统

摘要

本发明提供一种芯片验证平台仿真结束控制方法与系统，对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号，生成信号组，信号组内携带数据有效信号的逻辑或，基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量，根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。整个过程中，构建UVM平台，并结合UVM平台中的WatchDog环境变量与待验证芯片输入/输出接口中数据有效信号，将仿真结束控制发生于信号级进行控制，实现对芯片验证平台仿真结束的准确控制。

主权项

一种芯片验证平台仿真结束控制方法，其特征在于，包括步骤：对待验证芯片输入/输出接口上的信号进行归类分析，获取所述信号中的数据有效信号；生成信号组，所述信号组包括valid信号，所述valid信号携带所述数据有效信号的逻辑或；基于UVM验证平台结构，构建待验证芯片的UVM平台，所述UVM平台包括WatchDog环境变量；根据所述信号组，并通过所述WatchDog环境变量控制所述UVM平台仿真结束。