发明名称 |
一种芯片尺寸等级的感测芯片封装体及其制造方法 |
摘要 |
一种芯片尺寸等级的感测芯片封装体及其制造方法,该感测芯片封装体包括:感测芯片、间隔层及第一黏着层。感测芯片具有第一上表面与第一下表面,且包括:邻近第一上表面的感测组件及位于第一上表面且相邻感测组件的多个导电垫;多个第一贯通孔,位于第一下表面且露出所对应的导电垫表面;多个导电结构,设置于第一下表面;及重布线层,位于第一下表面及第一贯通孔内,用以连接导电垫及导电结构。间隔层设置于感测芯片上且环绕感测组件,且具有第二上表面、第二下表面及贯穿第二上表面与第二下表面的开口,开口对应于感测组件,且其内壁与感测组件保持预定的距离d,d>0。第一黏着层位于第二下表面与第一上表面之间。 |
申请公布号 |
CN106206625A |
申请公布日期 |
2016.12.07 |
申请号 |
CN201510232275.2 |
申请日期 |
2015.05.08 |
申请人 |
精材科技股份有限公司 |
发明人 |
何彦仕;刘沧宇;李柏汉;赖俊谚 |
分类号 |
H01L27/146(2006.01)I |
主分类号 |
H01L27/146(2006.01)I |
代理机构 |
北京林达刘知识产权代理事务所(普通合伙) 11277 |
代理人 |
刘新宇 |
主权项 |
一种芯片尺寸等级的感测芯片封装体,其特征在于,包括:一感测芯片,具有相对的一第一上表面与一第一下表面,且包括:位于邻近该第一上表面处的一感测组件及位于该第一上表面且相邻该感测组件的多个导电垫;多个第一贯通孔,位于该第一下表面且露出该多个第一贯通孔所对应的导电垫的表面;多个导电结构,设置于该第一下表面;及一重布线层,位于该第一下表面以及该多个第一贯通孔内,用以分别连接每一该导电垫以及每一该导电结构;一间隔层,设置于该感测芯片上,且环绕该感测组件,其中该间隔层具有相对的一第二上表面、一第二下表面及一贯穿该第二上表面与该第二下表面的开口,该开口对应于该感测组件,且该开口的内壁与该感测组件保持一预定的距离d,且d>0;以及一第一黏着层,位于该间隔层的该第二下表面与该感测芯片的该第一上表面之间。 |
地址 |
中国台湾桃园市中坜区中坜工业区吉林路23号9楼 |