发明名称 |
半导体结构的形成方法 |
摘要 |
一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,半导体衬底的第一区域上形成有若干第一伪栅结构,半导体衬底的第二区域上形成有若干第二伪栅结构;形成覆盖所述半导体衬底的第一介质层;形成覆盖第二伪栅结构的掩膜层;去除第一区域上的第一伪栅结构,形成凹槽;在凹槽中形成金属栅极;形成覆盖第二伪栅结构的薄膜电阻,所述薄膜电阻的两端分别包括第一接触区域和第二接触区域,第一接触区域和第二接触区域相应的均位于一个第二伪栅结构上。本发明的方法提高了形成的薄膜电阻的性能。 |
申请公布号 |
CN106206271A |
申请公布日期 |
2016.12.07 |
申请号 |
CN201510215960.4 |
申请日期 |
2015.04.29 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
丁士成 |
分类号 |
H01L21/28(2006.01)I;H01L21/762(2006.01)I;H01L21/768(2006.01)I;H01L27/06(2006.01)I;H01L21/02(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
应战;吴敏 |
主权项 |
一种半导体结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,半导体衬底的第一区域上形成有若干第一伪栅结构,半导体衬底的第二区域上形成有若干第二伪栅结构,所述第一伪栅结构两侧的半导体衬底内形成有晶体管的源区和漏区;形成覆盖所述半导体衬底、第一伪栅结构和第二伪栅结构的第一介质层,所述第一介质层的表面与第一伪栅结构和第二伪栅结构的顶部表面齐平;形成覆盖所述第二区域的第一介质层和第二伪栅结构的掩膜层;以所述掩膜层为掩膜,去除第一区域上的第一伪栅结构,形成凹槽;去除所述掩膜层,在所述凹槽中形成金属栅极;形成覆盖第二区域的若干第二伪栅结构的薄膜电阻,所述薄膜电阻的两端分别包括第一接触区域和第二接触区域,第一接触区域和第二接触区域相应的均位于一个第二伪栅结构上;形成覆盖所述第一介质层、金属栅极和薄膜电阻的第二介质层;刻蚀部分所述第二介质层和薄膜电阻的第一接触区域,形成第一刻蚀孔;刻蚀部分所述第二介质层和薄膜电阻的第二接触区域,形成第二刻蚀孔;在第一刻蚀孔中填充金属形成第一金属插塞,在第二刻蚀孔中填充金属形成第二金属插塞。 |
地址 |
201203 上海市浦东新区张江路18号 |