系统级封装（SIP）装置的时钟信号对准

摘要

本发明的一种方法实施例包括接收与互连延迟相关联的延迟值，所述互连延迟的互连电路上测得，互连电路通信地耦合主机半导体装置与半导体装置。所述方法还包括使本地时钟信号延迟由所述延迟值指示的延迟量以产生延迟本地时钟信号。所述方法还包括接收延迟源时钟信号，其中所述延迟源时钟信号是经由所述互连电路从所述主机半导体装置接收的。所述方法还包括基于所述延迟源时钟信号和所述延迟本地时钟信号的比较来输出主时钟信号，其中所述主时钟信号用于在所述半导体装置上产生与所述主机半导体装置上产生的源时钟信号对准的一个或多个对准时钟信号。

主权项

一种半导体装置，其特征在于，包括：时钟延迟电路，所述时钟延迟电路被配置成接收与互连延迟相关联的延迟值，其中所述互连延迟在互连电路上测得，所述互连电路通信地耦合主机半导体装置与所述半导体装置，并使本地时钟信号延迟由所述延迟值指示的延迟量，其中在所述半导体装置上产生所述本地时钟信号；以及时钟对准块，所述时钟对准块被配置成从所述时钟延迟电路接收延迟本地时钟信号，接收延迟源时钟信号，其中所述延迟源时钟信号是经由所述互连电路从所述主机半导体装置接收的，并基于所述延迟源时钟信号和所述延迟本地时钟信号的比较来输出主时钟信号，其中所述主时钟信号用于在所述半导体装置上产生与所述主机半导体装置上产生的源时钟信号对准的一个或多个对准时钟信号。