一种内封晶振芯片的校准测试装置及方法

摘要

本发明涉及一种内封晶振芯片的校准测试装置，包括：多个相互并联的校准控制板和上位机，上位机通过第一总线与多个校准控制板相连接；校准控制板上设置有微控芯片以及多个互相并联的待测芯片，微控芯片通过第一总线与上位机相连接用于与上位机进行通信，微控芯片具备定时捕获接口，控制信号输出端通过第二总线实现对待测芯片的控制，定时捕获接口通过模拟开关分别与待测芯片的秒输出脚相连接；校准控制板还具备标准秒信号输入口，用于接受标准秒信号；校准控制板上还设置有多个指示灯，用于指示对应的待测芯片的补偿校准未成功。本发明还涉及一种内封晶振芯片的校准测试方法。

主权项

一种内封晶振芯片的校准测试装置，其特征在于，包括：多个相互并联的校准控制板和上位机，所述上位机通过第一总线与所述多个校准控制板相连接；所述校准控制板上设置有微控芯片以及多个互相并联的待测芯片，所述微控芯片通过所述第一总线与所述上位机相连接用于与上位机进行通信，所述微控芯片通过第二总线与所述待测芯片相连接，用于对所述待测芯片进行控制和通信，所述微控芯片还具备定时捕获接口，所述定时捕获接口通过模拟开关分别与所述待测芯片的秒输出脚相连接，用于接受所述待测芯片的秒输出信号；所述校准控制板还具备标准秒信号输入口，用于接受标准秒信号；所述校准控制板上还设置有多个指示灯，所述指示灯的数量与所述待测芯片数量相同，各所述指示灯分别与各所述待测芯片相连接，用于指示对应的所述待测芯片的校准测试未成功。