一种智能漏电断路器的电路结构

摘要

本发明涉及电路设计领域，尤其涉及一种智能漏电断路器的电路结构。所述智能漏电断路器的电路结构包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；通过相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路相结合，实现如下功能：A、漏电检测及保护功能：通过零序互感器实时检测线路中的漏电电流变化情况，漏电保护芯片对漏电电流进行判断，达到或超过漏电保护值输出脱扣命令，通过脱扣线圈使智能漏电断路器脱扣，从而分断线路，同时把故障信息通过通讯传输给上位机。B、智能漏电断路器具备电能计量功能。

主权项

一种智能漏电断路器的电路结构，其特征在于，包括：相互连接的控制芯片、晶振电路、光耦电路、第一电路、第三电路、第四电路、第五电路、第六电路、第七电路和第九电路；所述晶振电路包括晶振器、第一电容和第二电容；所述第一电容的一端分别与晶振器的一端和控制芯片连接，所述第一电容的另一端接地；所述第二电容的一端分别与晶振器的另一端和控制芯片连接，所述第二电容的另一端接地；所述光耦电路包括第一电阻、第二电阻和第一光耦合器；所述第一光耦合器包括第一发光二极管和第一光敏半导体管；所述第一发光二极管的正极通过第一电阻与第一电源连接，所述第一发光二极管的负极与控制芯片连接；所述第一光敏半导体管的正极通过第二电阻与第四电源连接；所述第一电路为漏保芯片接口电路；第一电路包括第一排针和第三电容；所述第一排针包括第一引脚、第二引脚和第三引脚；所述第一排针的第一引脚通过第一电容接地；所述第一排针的第二引脚接地；所述第一排针的第三引脚与所述光敏半导体管的负极连接；所述第三电路包括第三排针、第四电容、第五电容和第三电阻；所述第三排针包括第一引脚和第二引脚；所述第三排针的第一引脚与第一电源连接；所述第三排针的第一引脚通过第四电容接地；所述第三排针的第二引脚分别与第三电阻的一端、第五电容的一端和控制芯片连接；所述第三电阻的另一端和第五电容的另一端分别接地；所述第四电路包括第四排针、第四电阻、第五电阻、第六电容和第七电容；所述第四排针包括第一引脚和第二引脚；所述第四排针的第一引脚通过第五电阻分别与第七电容的一端和控制芯片连接，所述第七电容的另一端接地；所述第四排针的第二引脚通过第四电阻分别与第六电容的一端和控制芯片连接，所述第六电容的另一端接地；所述第五电路包括第五排针、第六电阻、第七电阻、第八电阻、第九电阻、第八电容和第九电容；所述第五排针包括第一引脚和第二引脚；所述第五排针的第一引脚分别与第七电阻的一端和第九电阻的一端连接，所述第七电阻的另一端接地，所述第九电阻的另一端分别与第九电容的一端和控制芯片连接，第九电容的另一端接地；所述第五排针的第二引脚分别与第六电阻的一端和第八电阻的一端连接，所述第六电阻的另一端接地，所述第八电阻的另一端分别与第八电容的一端和控制芯片连接，第八电容的另一端接地；所述第六电路包括第六排针、第七排针、压敏电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第十电容和第十一电容；所述第六排针包括第一引脚和第二引脚；所述第七排针包括第一引脚和第二引脚；所述第六排针的第一引脚分别与第七排针的第一引脚和压敏电阻的一端连接；所述第六排针的第二引脚分别与第七排针的第二引脚和压敏电阻的另一端连接，所述压敏电阻的另一端接地；所述第六排针的第一引脚依次通过串联连接的第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻和第十七电阻分别与第十八电阻的一端、第十电容的一端和控制芯片连接，所述第十八电阻的另一端和第十电容的另一端分别接地；所述第十九电阻和第十一电容并联连接，并联连接后的一端与控制芯片连接，并联连接后的另一端接地；所述第七电路包括第八排针、第二十电阻和第十二电容；所述第八排针包括第一引脚和第二引脚；所述第八排针的第一引脚与第二电源连接；所述第八排针的第二引脚分别与第二十电阻的一端、第十二电容的一端和控制芯片连接；所述第二十电阻的另一端和第十二电容的另一端分别接地；所述第九电路包括第十排针、第十一排针、第二十三电阻、第十四电容、第十五电容和第十六电容；所述第十排针包括第一引脚、第二引脚、第三引脚、第四引脚、第五引脚、第六引脚、第七引脚、第八引脚、第九引脚、第十引脚、第十一引脚和第十二引脚；所述第十排针的第一引脚、第十排针的第九引脚、第十排针的第十一引脚和第十排针的第十二引脚分别接地；所述第十四电容与第十五电容并联连接，并联连接的一端与第十排针的第二引脚连接，第十排针的第二引脚连接第一电源，并联连接的另一端接地；所述第十排针的第三引脚与控制芯片连接；所述第十排针的第四引脚与控制芯片连接；所述第十排针的第五引脚与控制芯片连接；所述第十排针的第六引脚与控制芯片连接；所述第十排针的第七引脚与控制芯片连接；所述第十排针的第八引脚与控制芯片连接；所述第二十三电阻和第十六电容并联连接，并联连接后的一端与所述第十排针的第八引脚连接，并联连接后的另一端接地；所述第十排针的第十引脚与第十一排针连接。