具动态设定错误更正码组态的结构

摘要

一种具动态设定错误更正码组态的结构，其包含有一主机装置；一与主机装置连接的直接内存访问单元；一与主机装置连接的错误码侦测单元；一与主机装置连接的处理器；一与主机装置连接的缓冲存储器；一与缓冲存储器连接的群组区分单元；以及一与主机装置连接的闪存。藉此，可对闪存进行测试评估后分为若干群组，而各群组各有对应的优化错误更正码组态与内存页面，并依据组态选择任一群组对应写入数据，而达到增加闪存可靠度的功效。

主权项

一种具动态设定错误更正码组态的结构，其特征在于，其包括有一主机装置、一直接内存访问单元、一错误码侦测单元、一中央处理器、一缓冲存储器、一群组区分单元及闪存，该直接内存访问单元、错误码侦测单元、中央处理器、缓冲存储器及闪存皆与主机装置连接；该群组区分单元与该缓冲存储器连接。