一种基于FPGA的数字中频信号解调方法

摘要

本发明涉及一种基于FPGA的数字中频信号解调方法，包括以下步骤：步骤1，通过双通道1090ES接收模块输出模拟中频信号；步骤2，将1090ES ADS‑B模拟中频信号转换为数字信号；步骤3，在FPGA中实现数字中频信号解调；步骤4、采用适于中频ADS‑B信号的数字正交解调算法。本发明所述基于FPGA的数字中频信号解调方法的优越效果在于，所述解调方法能够从70MHz ADS‑B数字已调制信号中解调出ADS‑B数字基带信号。

主权项

一种基于FPGA的数字中频信号解调方法，包括以下步骤：步骤1，通过双通道1090ES接收模块输出模拟中频信号双通道1090ES接收模块采用分集接收方式，由两路完全相同的1090ES接收模块组成，同时接收上、下天线的信号，接收的上天线、下天线的信号的天线接口模块的射频信号经大信号限幅、收发开关后，送低噪声放大，进入镜频抑制滤波器滤波，再送入混频器下变频，输出70MHz中频信号，然后低通滤波，滤除中频高次谐波及本振信号的干扰，再经中频放大、对数放大及中频滤波后送终端处理，同时该信号经定向耦合器耦合出一路信号，经放大、检波、比较送出自检信号，其中，信号中心频率为1090MHz，频率源模块将1020MHz本振信号分两路，放大、滤波、隔离后送到两个接收支路混频使用，接收时，将天线收到的信号经过声表面滤波器送到双通道1090ES接收模块放大、滤波、混频，输出两路中频70MHz信号；步骤2，将1090ES ADS‑B模拟中频信号转换为数字信号经过双通道1090ES接收模块下变频生成的信号为模拟中频70MHz ADS‑B已调制信号，对模拟中频70MHz ADS‑B已调制信号做数字转换处理：(1)、通过A/D转换芯片ADC16DV160在100MHz的采样时钟下，进行双路采样,将两路载波频率为70MHz的模拟中频ADS‑B已调制信号分别转换为8bits ADS‑B数字信号，然后输入ALTERA的Cyclone III系列芯片EP3C40F324I7N中；(2)、在FPGA中，将两路8bits的ADS‑B数字信号分别转换为16bits的ADS‑B数字中频信号；步骤3，在FPGA中实现数字中频信号解调在脉冲解调的通信系统中，需经过两次解调，首先从已调制的高频载波中解调出已调的脉冲序列信号，然后再根据已调的脉冲序列信号特点，恢复相应的调制信号，从已调制的高频载波中解调出已调的脉冲序列信号。所述两路16bits的ADS‑B数字中频信号解调过程采用数字正交解调算法；步骤4、采用适于中频ADS‑B信号的数字正交解调算法采用数字正交解调算法，解调70MHz ADS‑B数字中频信号，70MHz的ADS‑B中频信号携带的调制信息是1090ES ADS‑B信息数据经PPM编码调制后得到的脉冲序列信号，在此只需解调幅度信息，所述解调幅度信息依据下式进行，即：对经过FIR滤波器滤波输出的两路数字信号y_I和y_Q分别做平方处理，然后再叠加求和，从而得到ADS‑B信息数据的数字基带信号幅度波。