发明名称 一种动态随机存储器的快速译码器及译码方法
摘要 本发明涉及一种动态随机存储器的快速译码器及译码方法,包括预译码器、失效地址比较器、冗余预译码器、正锁存复制电路、冗余列选线驱动器和列选线驱动器,还包括延时单元、正锁存器一和正锁存器二;为了解决现有的译码器列地址CADD和列时钟CAS之间的建立时间ts_cadd太长的技术问题,在本发明中,列地址CADD不需要等待列时钟CAS的上升沿到来,直接进行失效地址比较和预译码。当失效地址命中HIT和预译码YP产生后,再由延时后的延时列时钟CASD,对失效地址命中HIT和预译码YP进行锁存。这样做的好处在于可以利用列地址CADD和列时钟CAS之间的建立时间ts_cadd来进行失效地址比较和预译码,从而减小译码时间。
申请公布号 CN106128500A 申请公布日期 2016.11.16
申请号 CN201610590137.6 申请日期 2016.07.25
申请人 西安紫光国芯半导体有限公司 发明人 熊保玉
分类号 G11C11/4063(2006.01)I 主分类号 G11C11/4063(2006.01)I
代理机构 西安智邦专利商标代理有限公司 61211 代理人 王少文
主权项 一种动态随机存储器的快速译码器,包括预译码器、失效地址比较器、冗余预译码器、正锁存复制电路、冗余列选线驱动器和列选线驱动器,其特征在于:还包括延时单元、正锁存器一和正锁存器二;列时钟CAS经过延时单元后输出延时列时钟CASD,延时列时钟CASD分别输入至正锁存器复制电路的输入端、正锁存器一的一个输入端以及正锁存器二的一个输入端,正锁存器复制电路输出列选线使能CSLE给冗余预译码器的第一个输入端;列地址CADD经过失效地址比较器输出失效地址命中HIT给正锁存器一的另一个输入端和预译码器的一个输入端,列地址CADD经过预译码器输出预译码YP给正锁存器二的另一个输入端,正锁存器一输出锁存失效地址命中HITX给冗余预译码器的第二个输入端,正锁存器二输出锁存预译码YPX分别给冗余译码器的第三个输入端和列选择驱动器的一个输入端;冗余预译码器输出冗余预译码CDRV给冗余列选线驱动器的一个输入端和列选线驱动器的另一个输入端,冗余预译码器输出冗余列选线使能FSCSLE给冗余列选线驱动器的另一个输入端;冗余列选线驱动器输出冗余列选线SCSL;列选线驱动器输出列选线CSL。
地址 710055 陕西省西安市高新6路38号腾飞创新中心A座4层