栅极驱动电路及显示装置

摘要

本发明涉及显示技术领域，公开了一种栅极驱动电路，包括若干单元电路，每个单元电路包括：高电平端、低电平端、第一时钟端、第二时钟端、栅极输出端、逻辑开启入端、逻辑开启输出端、控制模块、第一选通模块和第二选通模块。还公开了一种包括上述栅极驱动电路的显示装置。本发明在保持原有两时序的条件下，实现隔行之间不存在时序悬空状态的隔行输出的栅极驱动电路，即消除两隔行中间的悬空状态，确保了移位寄存器的稳定输出。

主权项

一种栅极驱动电路，包括若干单元电路，其特征在于，每个单元电路包括：高电平端、低电平端、第一时钟端、第二时钟端、栅极输出端、逻辑开启输入端、逻辑开启输出端、控制模块、第一选通模块和第二选通模块；所述控制模块连接所述高电平端、第一时钟端、第二时钟端、逻辑开启输入端、第一选通模块和第二选通模块；所述第一选通模块连接所述低电平端和所述栅极输出端；所述第二选通模块连接所述低电平端和所述逻辑开启输出端；本级单元电路的逻辑开启输出端连接与所述本级单元电路间隔一级的单元电路的逻辑开启输入端；所述栅极输出端用于连接栅线；所述控制模块用于根据所述第一时钟端、第二时钟端、逻辑开启输入端控制所述第一选通模块选通来自高电平端的高电平信号至所述栅极输出端，或选通来自低电平端的低电平信号至所述栅极输出端；所述控制模块还用于根据所述第一时钟端、第二时钟端、逻辑开启输入端控制所述第二选通模块只在所述第一时钟端有效的时序状态时选通来自低电平端的低电平信号至所述逻辑开启输出端，使低电平信号传输至隔行的单元电路的逻辑开启输入端，以开启隔行输出，其余时序状态选通来自高电平端的高电平信号至所述逻辑开启输出端。