发明名称 |
低源漏结电容的NMOS开关器件及其制造方法 |
摘要 |
本发明公开了一种低源漏结电容的NMOS开关器件的结构,其包含有位于P型衬底上的浅槽隔离结构,隔离结构之间为源漏区及P阱。所述P阱位于源漏之间与源漏区侧面相接触;P阱上方是依次覆盖栅氧化层及多晶硅栅极;多晶硅源漏与多晶硅栅极上均覆盖有金属硅化物;接触孔穿越介质层与金属硅化物接触分别将栅、源、漏极引出。本发明还公开了所述低源漏结电容的NMOS开关器件的制造方法。本发明所述的NMOS器件改变了P阱注入区域,并使用多晶硅源漏工艺,有效降低了源漏结电容,提高了NMOS开关器件的开关速度。 |
申请公布号 |
CN103208512B |
申请公布日期 |
2016.11.16 |
申请号 |
CN201210013612.5 |
申请日期 |
2012.01.17 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
段文婷;刘冬华;钱文生;胡君;石晶 |
分类号 |
H01L29/08(2006.01)I;H01L29/417(2006.01)I;H01L29/78(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/08(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
丁纪铁 |
主权项 |
一种低源漏结电容的NMOS开关器件的制造方法,其特征在于:包含如下步骤:步骤1:利用浅槽隔离工艺,形成浅槽隔离结构,对NMOS进行源漏区以外的P阱注入;步骤2:分别生长栅氧化层和多晶硅栅极,最后生长氮化膜阻挡层和无定形硅阻挡层;步骤3:通过一道光刻,进行栅极干法刻蚀,多晶硅刻蚀完成后,形成栅极结构,并进行轻掺杂漏注入工艺;步骤4:生长氧化硅薄膜,然后进行干法刻蚀形成栅极的侧墙;步骤5:生长多晶硅源漏,覆盖整个器件表面;步骤6:通过一道光刻,定义NMOS器件区域的多晶硅源漏,用光刻胶挡住多晶硅栅极两侧多晶硅之外的区域;步骤7:进行多晶硅源漏和栅极上的无定形硅阻挡层的干法刻蚀,栅极的区域停在氮化膜阻挡层上,多晶硅栅极的两侧多晶硅由于厚度较厚,会自动保留下来,其余的区域由光刻胶定义保留或去除;步骤8:去除氮化膜阻挡层,然后进行源漏区注入,注入的杂质能量以不穿通多晶硅源漏为准,接着进行热处理扩散,在有源区硅中形成源漏区;步骤9:在多晶硅栅极和多晶硅源漏上形成金属硅化物,通过传统的接触孔工艺形成接触孔连接,形成金属线连接,最终器件形成。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |