发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明公开半导体器件及其制造方法,其中使储存节点触点与有源区之间完全重叠以解决蚀刻工序中的覆盖问题并且增加了储存节点的蚀刻宽度以改善工序裕量。该半导体器件包括:主栅极和器件隔离结构,这两者布置于半导体基板中;隔离图案,其布置于所述器件隔离结构上;以及触点插塞,其布置于所述隔离图案的各侧部处。 |
申请公布号 |
CN102646679B |
申请公布日期 |
2016.11.02 |
申请号 |
CN201110398013.5 |
申请日期 |
2011.11.30 |
申请人 |
海力士半导体有限公司 |
发明人 |
刘敏秀 |
分类号 |
H01L27/108(2006.01)I;H01L21/8242(2006.01)I |
主分类号 |
H01L27/108(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
顾红霞;何胜勇 |
主权项 |
一种半导体器件,包括:主栅极和器件隔离结构,这两者布置于半导体基板中;隔离图案,其布置于所述器件隔离结构上;以及触点插塞,其布置于所述隔离图案的侧部处,其中,所述隔离图案形成为使得所述隔离图案的下部埋入凹陷部的上部内以防止所述隔离图案崩塌,所述隔离图案的所述下部的水平截面面积大于所述隔离图案的上部的水平截面面积。 |
地址 |
韩国京畿道 |