发明名称 |
- HIGH RESOLUTION TIME-TO-DIGITAL CONVERTOR |
摘要 |
본 발명에서는 입력 클록 신호 및 기준 클록 신호를 수신하도록, 그리고 델타 펄스 신호 및 기준 펄스 신호를 발생시키도록 구성된 시간 델타 검출기를 포함하는 회로가 제공된다. 비교 회로가 델타 펄스 신호 및 기준 펄스 신호를 수신하도록 구성된다. 그 비교 회로는 입력 클록 신호와 기준 클록 신호 사이의 시간 차이의 비트를 나타내는 출력을 발생시킨다. 제어 회로가 그 비교 회로로부터의 출력을 수신하도록 구성된다. 그 제어 회로는 입력 클록 신호와 기준 클록 신호 사이의 시간 차이의 카운트를 유지한다. |
申请公布号 |
KR20160123968(A) |
申请公布日期 |
2016.10.26 |
申请号 |
KR20150167888 |
申请日期 |
2015.11.27 |
申请人 |
TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. |
发明人 |
CHO LAN CHOU;JOU CHEWN PU;KUO FENG WEI;CHEN HUAN NENG |
分类号 |
G04F10/00;H03L7/08;H03M1/12 |
主分类号 |
G04F10/00 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|