具有噪声消除电路的高保真D类音频放大器芯片

摘要

本发明涉及高保真D类音频放大器。本发明公开了一种具有噪声消除电路的高保真D类音频放大器芯片，包括前置放大器、二级放大器，PWM调制电路、驱动器、功率放大器、反馈电路，其特征在于，还包括噪声消除电路，所述噪声消除电路与驱动器和前置放大器连接，所述噪声消除电路在芯片上电和掉电时通过驱动器关断功率放大器，并在芯片恢复过程中对音频输入端进行钳位，使得芯片处于软启动的工作方式；所述噪声消除电路包括逻辑单元、开关电容积分器和控制单元，所述逻辑单元与开关电容积分器和控制单元连接，所述开关电容积分器与控制单元连接，所述控制单元与前置放大器输入端连接，所述逻辑单元与驱动器连接。本发明主要用于音频放大器。

主权项

具有噪声消除电路的高保真D类音频放大器芯片，包括前置放大器、二级放大器，PWM调制电路、驱动器、功率放大器、反馈电路，其特征在于，还包括噪声消除电路，所述噪声消除电路与驱动器和前置放大器连接，所述噪声消除电路在芯片上电和掉电时通过驱动器关断功率放大器，并在芯片恢复过程中对音频输入端进行钳位，使得芯片处于软启动的工作方式；所述噪声消除电路包括逻辑单元、开关电容积分器和控制单元，所述逻辑单元与开关电容积分器和控制单元连接，所述开关电容积分器与控制单元连接，所述控制单元与前置放大器输入端连接，所述逻辑单元与驱动器连接；所述开关电容积分器包括，PMOS管：M1、M2、MS1和MS2，NMOS管：MS4、MS3、M3A、M3B、M4A、M4B，三极管Q1和Q2，电阻R1和R2，偏置电流源Ibias，电容CS和CF，运算放大器A0；其中PMOS管M1、M2和MS2的源极连接到外部电源，M1的栅极和漏极相连到M2的栅极、MS1的漏极和偏置电流源Ibias的一端，MS1的栅极连接到输入端EN1，M2的漏端连接到三极管Q1、Q2的基极和Q2的集电极，Q2的发射极连接到电阻R2的一端，电阻R2的另一端连接到地，Q1的集电极连接到外部电源，Q1的发射极连接到电阻R1的一端和NMOS管M3A的漏端，电阻R1的另一端连接到地，NMOS管M3A和M3B的栅极连接到输入信号NMOS管M4A和M4B的栅极连接到输入信号CLK，M3A的源极连接到NMOS管M4B的漏极和电容CS的一端，电容CS的另一端连接到NMOS管M3B的漏极和NMOS管M4A的源极，M4B和M3B的源端都连接到地，M4A的漏端连接到运算放大器A0的同相输入端和电容CF的一端以及NMOS管MS4的漏端，运算放大器的反相输入端连接到地，NMOS管MS4和MS3的栅端都连接至输入信号CLR，源端都连接到地，PMOS管MS2栅端连接至输入信号SHDI2，运算放大器A0的输出、电容CF的一端、MS2的漏端和MS3的漏端作为开关电容积分器的输出端SCOUT；所述控制单元包括，PMOS管：M1、M2、M5、M6、M7、M8、M9和M14，NMOS管：M4、M10、M11、M12、M13、M15、M16、M17和M18，PNP管：Q1、Q6、Q7、Q8、Q9、Q10、Q11、Q12和Q13，NPN管：Q3、Q4、Q5、Q14，电阻R3和R4，电容C1；PMOS管M1、M2、M7、M8、M9和M14的源端都连接到外部电源，M1、M2、M8、M7、M9、M14的栅端连接到外部偏置电流源IBIAS的一端，IBIAS的另一端连接到地，M2的漏端连接至PNP管Q1的发射极和NPN管Q3基极，Q1的基极连接至输入信号端VREF，Q1的集电极连接到地，Q3的集电极连接至外部电源，Q3的发射极连接至电阻R4的一端，电阻R4的另一端连接至PMOS管M5的栅极和NMOS管M4的漏极，PMOS管M5和PMOS管M6的源极连接至PMOS管M8的漏端，NMOS管M4的栅端连接至PMOS管M6的漏极和NPN管Q5的集电极和NMOS管M12和M13的栅极，NMOS管M4、M10、M11、M12和M13的源端连接至地，PMOS管M5的漏极连接至NPN管Q4和Q5的基极，NPN管Q4和Q5的发射极连接至地，PMOS管M6的栅极连接至PMOS管M9的漏端和PNP管Q6的发射极，PNP管Q6的基极连接至NPN管Q14的发射极和NMOS管M11的漏端，Q6的集电极连接至地，Q14的栅极连接至输入信号SCOUT，NMOS管M11的栅极和M10的栅极连接至PMOS管M7的漏极，M10和M11的源极连接至地，PMOS管M14的漏极连接至NMOS管M12的漏极和经过反相器后连接至输出信号SHDI和SHDI2，NMOS管M13的漏极连接至电阻R3的一端，M13的源极连接至地，电阻R3的另一端连接至PNP管Q7、Q8和Q11的基极和Q7的集电极，Q7和Q8的发射极连接至外部电源，PNP管Q8的集电极连接至PNP管Q9和Q10的发射极，Q9的基极和集电极连接至NMOS管M15的漏极且作为输出信号端CTR2，M15和M16的源极连接至地，M16的漏极连接至PNP管Q10的集电极，M15和M16的栅极连接至PNP管Q9的集电极，Q10的基极连接至输入信号VREF，PNP管Q11的集电极连接至PNP管Q12和Q13的发射极，Q13的基极和集电极连接至NMOS管M18的漏极且作为输出信号端CTR1，M17和M18的源极连接至地，M17和M18的栅极和M17的漏极连接至PNP管Q12的集电极，Q12的基极连接至输入信号VREF。