发明名称 |
形成导体层的方法及使用导电层制备多层布线基板的方法 |
摘要 |
本发明涉及用于形成导体层的方法,其中,在对聚酰亚胺膜的聚酰亚胺层(a)的表面进行聚酰亚胺蚀刻处理以去除聚酰亚胺层(a)——其中所述聚酰亚胺层(a)设置在聚酰亚胺层(b)的一个或两个表面上——的至少一部分之后,在所述表面上形成导体层。所述用于形成导体层的方法的特征在于,使用由所示式定义的t(min)表示的聚酰亚胺蚀刻处理时间T(min)在0.2t≤T≤5t的范围内。<img file="DDA0001109629110000011.GIF" wi="1406" he="171" /> |
申请公布号 |
CN106062895A |
申请公布日期 |
2016.10.26 |
申请号 |
CN201580012080.5 |
申请日期 |
2015.01.21 |
申请人 |
宇部兴产株式会社 |
发明人 |
三浦彻;番场啓太;幸田政文;横沢伊裕 |
分类号 |
H01B13/00(2006.01)I;B32B15/088(2006.01)I;H05K1/03(2006.01)I;H05K3/38(2006.01)I;H05K3/46(2006.01)I |
主分类号 |
H01B13/00(2006.01)I |
代理机构 |
北京同立钧成知识产权代理有限公司 11205 |
代理人 |
彭雪瑞;臧建明 |
主权项 |
一种用于形成导体层的方法,所述方法包括以下步骤:将形成有聚酰亚胺层(a)的聚酰亚胺膜的表面进行聚酰亚胺蚀刻处理,以去除聚酰亚胺层(a)的至少一部分,其中所述聚酰亚胺膜具有在聚酰亚胺层(b)的一个表面或两个表面上形成的所述聚酰亚胺层(a);然后在所述表面上形成导体层,其中使用由下面描述的公式定义的t(min)表示聚酰亚胺蚀刻处理时间T(min),所述聚酰亚胺蚀刻处理时间在0.2t≤T≤5t的范围内。<img file="FDA0001109629090000011.GIF" wi="1408" he="173" /> |
地址 |
日本山口县宇部市 |