| 发明名称 | 利用转动式双宽深比截留法减少缺陷 | ||
| 摘要 | 所揭露的是一种用于制造具有更低缺陷密度的异质磊晶生长晶格不匹配半导体层的结构及方法。使用第一ART沉积程序，在下沟槽中晶格不匹配结晶基板的上表面上磊晶生长第一半导体层。接着，沿着水平平面将该结构转动90°，并且使用第二ART沉积程序，在上沟槽中第一半导体层的上表面上磊晶生长第二半导体层。如此，使得第二半导体层的上部分实质没有磊晶缺陷。 | ||
| 申请公布号 | CN106057638A | 申请公布日期 | 2016.10.26 |
| 申请号 | CN201610210616.0 | 申请日期 | 2016.04.06 |
| 申请人 | 格罗方德半导体公司 | 发明人 | K·E·福格尔;J·R·霍尔特;P·凯尔贝;A·雷兹尼切克 |
| 分类号 | H01L21/02(2006.01)I;H01L29/04(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L21/02(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;王锦阳 |
| 主权项 | 一种减少半导体层中结晶缺陷的方法，其包含：进行第一宽深比截留(ART)程序以在基板上形成第一半导体层，其中，该第一半导体层具有与第一介电层接触的侧壁，并且其中，该第一介电层具有顺着第一方向纵向延展的长度；以及进行第二宽深比截留程序以在该第一半导体层上形成第二半导体层，其中，该第二半导体层具有与第二介电层接触的侧壁，并且其中，该第二介电层具有顺着第二方向纵向延展的长度，该第二方向垂直于该第一方向。 | ||
| 地址 | 英属开曼群岛大开曼岛 | ||