| 摘要 |
듀얼 임베디드 에피택셜 성장 반도체 트랜지스터의 제조 방법이 제공된다. 상기 제조 방법은 서로 다른 타입의 제1 및 제2 트랜지스터 위에 제1 연장 산화 스페이서를 증착하고, 제1 연장 산화 스페이서 상에 제1 연장 질화 스페이서를 증착하고, 제1 트랜지스터 위의 제1 연장 질화 스페이서 상에 제1 포토레지스트 블록을 증착하고, 제2 트랜지스터 위의 제1 연장 질화 스페이서를 식각하고, 제2 트랜지스터 주위에 제1 할로 이온을 주입하고, 제1 할로 이온 바깥 부분에 제1 리세스를 형성하고, 제1 트랜지스터 위의 제1 포토레지스트 블록을 제거하고, 제1 리세스 내에 제1 애피택셜 성장 반도체 물질을 형성하고, 제1 애피택셜 성장 반도체 물질의 상부에 제1 확장 이온을 주입하고, 제1 및 제2 트랜지스터와 제1 확장 이온 위에 연장된 블록 산화막을 증착하고, 제2 트랜지스터 및 제1 확장 이온 위의 블록 산화막 상에 제2 포토레지스트 블록을 증착하고, 제1 트랜지스터 위의 블록 산화막과 제1 연장 질화 스페이서를 식각하고, 제1 트랜지스터 주위에 제2 할로 이온을 주입하고, 제2 할로 이온 바깥 부분에 제2 리세스를 형성하고, 제2 트랜지스터 위의 제2 포토레지스트 블록을 제거하고, 제2 리세스 내에 제2 에피택셜 성장 반도체 물질을 형성하고, 제2 에피택셜 성장 반도체 물질의 상부에 제2 확장 이온을 주입하고, 제2 트랜지스터 위의 블록 산화막을 식각하고, 제1 및 제2 트랜지스터로부터 질화막 캡을 식각하고, 제1 및 제2 트랜지스터 상에 제2 연장 산화 스페이서를 증착하고, 제2 연장 산화 스페이서 상에 제2 연장 질화 스페이서를 증착하고, 제1 및 제2 트랜지스터의 게이트 주위 질화 측벽을 형성하기 위해 제2 연장 질화 스페이서를 식각하고, 제1 및 제2 트랜지스터에 딥 소스/드레인(deep source/drain) 형성 이온을 주입하는 것을 포함한다. |
