マルチプルなワード線設計を有するメモリ

摘要

マルチプルな読み出しワード線設計を有するメモリのための様々な装置および方法が開示されている。メモリは、行に配列された複数のビットセル、複数のビットセルの第１のサブセットに接続された第１の読み出しワード線、および複数のビットセルの第２のサブセットに接続された第２の読み出しワード線を含むことができ、第１および第２のサブセットは、ビットセルの同じ行に位置付けられる。方法は、第１の読み出し動作中、ビットセルの行に配列された複数のビットセルの第１のサブセットに接続された第１の読み出しワード線をアサートすることと、第２の読み出し動作中、複数のビットセルの第２のサブセットに接続された第２の読み出しワード線をアサートすることと、を含むことができ、第１および第２のサブセットは、ビットセルの同じ行に位置付けられる。【選択図】図１