一种可变延时脉冲序列输出电路

摘要

本发明涉及一种可变延时脉冲序列输出电路，该电路能够方便的调整脉冲宽度、脉冲数量、延时时间。在接通脉冲启动信号后，脉冲输出端可以在N1的一个振荡周期内开始输出脉冲信号；工作中可以任意切换延时信号延时1、延时2、延时3，切换后电路立即按照切换后的延时时间开始工作。当主桨加热控制律需要调整时，调节多谐振荡器的N1的参数可调节各分区加热时间，调整多谐振荡器的N8、N9、N10的参数可以调节每周期延时时间，调整分频器N3A、N3B分频输出的逻辑组合可以调整加热分区的数量。

主权项

一种可变延时脉冲序列输出电路，其特征在于：包括多谐振荡器、与门、或门、非门、分频器，脉冲启动信号连接多谐振荡器N1的启动端和与门N4D的输入端N4‑12，多谐振荡器的N1的输出端连接非门N2的输入端N2‑3，非门N2的输出端N2‑4连接与门N4C的输入端N4C‑9，与门N4C的输出端N4C‑8连接与门N7A的输入端和分频器N3A的时钟端N3A－1，与门N7A的输出端N7A‑3连接与门N7B的输入端N7B‑4，与门N7B的输出端N7B‑6连接与门N7C的输入端N7C‑9，与门N7C的输出端N7C‑8连接与门N7D的输入端N7D‑12，分频器N3A的四分频输出端N3A‑3连接非门N6A的输入端N6A‑1和与门N5的输入端N5D‑12，分频器N3A的四分频输出端N3A‑4连接非门N6B的输入端N6B‑3，分频器N3A的八分频输出端N3A‑5连接非门N6C的输入端N6C‑5，分频器N3A的十六分频输出端N3A‑6连接非门N6D的输入端N6D‑9、与门N5A的输入端N5A‑1和分频器N3B的时钟端N3B‑13，非门N6A的输出端N6A‑2连接与门N7A的输入端N7A‑2，非门N6B的输出端N6B‑4连接与门N7B的输入端N7B‑5，非门N6C的输出端N6C‑6连接与门N7C的输入端N7C‑10，非门N6D的输出端N6D‑8连接与门N7D的输入端N7D‑13，与门N4D的输出端N4D‑11连接非门N2C的输入端N2C‑5，非门N2C的输出端N2C‑6连接分频器N3A的复位端N3A‑2和分频器N3B的复位端N3B‑12，分频器N3B的四分频输出端N3B‑11连接与门N5A的输入端N5A‑2，分频器N3B的四分频输出端N3B‑10连接与门N5C的输入端N5C‑9，分频器N3B的八分频输出端N3B‑9连接与门N5C的输入端N5C‑10，与门N5A的输出端N5A‑3连接与门N5B的输入端N5B‑4，与门N5C的输出端N5C‑8连接与门N5B的输入端N5B‑5，与门N5B的输出端N5B‑6连接与门N5D的输入端N5D‑13，与门N5D的输出N5D‑11连接多谐振荡器N8、N9、N10的启动端和非门N2A的输入端N2A‑1，非门N2A的输出端N2A‑2连接与门N4C的输入端N4C‑10，多谐振荡器N8的输出端连接与门N11A的输入端N11A‑1，多谐振荡器N9的输出端连接与门N11B的输入端N11B‑4，多谐振荡器N10的输出端连接与门N11C的输入端N11C‑9，延时控制信号延时1连接与门N11A的输入端N11A‑2，延时控制信号延时2连接与门N11B的输入端N11B‑5，延时控制信号延时3连接与门N11C的输入端N11C‑10，与门N11A的输出端N11A‑3连接或门N12A的输入端N12A‑2，与门N11B的输出端N11B‑6连接或门N12B的输入端N12B‑6，与门N11C的输出端N11C‑8连接或门N12B的输入端N12B‑4，或门N12B的输出端N12B‑8连接或门N12A的输入端N12A‑1，或门N12A的输出端N12A‑3连接与门N4D的输入端N4D‑13，脉冲输出信号从与门N7D的输出端N7D‑11输出。