多处理器并行实验装置

摘要

本实用新型提供一种多处理器并行实验装置，涉及计算机体系结构技术。该多处理器并行实验装置包括处理主板和控制单元；处理主板承载有四个处理单元，每个处理单元包括一个处理器，四个处理器串联，并且首尾连接形成闭环；控制单元与每个处理器连接，用于在处理器启动前设置每个处理器的启动模式；处理器用于根据启动模式确定是否能启动。解决了现有的多处理器并行实验装置中，参与实验的处理器个数固定，灵活性差的问题。

主权项

一种多处理器并行实验装置，其特征在于，包括处理主板和控制单元；所述处理主板承载有四个处理单元，每个所述处理单元包括一个处理器，所述四个处理器串联，并且首尾连接形成闭环；所述控制单元与每个所述处理器连接，用于在所述处理器启动前设置每个所述处理器的启动模式。