发明名称 DEVICE
摘要 본 발명은, 통상 동작 시에 사용되지 않는 회로의 면적이 저감되면서, 설계 단계 후에 새로운 테스트 패턴을 생성할 수 있는 장치를 제공한다. 상기 장치는 제 1 회로 및 제 2 회로를 포함한다. 제 2 회로는 복수의 제 3 회로, 복수의 제 4 회로, 및 제 5 회로를 포함하고, 제 1 회로의 동작을 테스트하기 위한 신호를 생성하는 기능 및 제 1 회로의 일부로서 동작하는 기능을 갖는다. 제 4 회로는 제 1 데이터 및 제 2 데이터를 저장하는 기능을 갖는다. 제 5 회로는 제 1 데이터를 제 4 회로에 기록하는 기능, 제 2 데이터를 제 4 회로에 기록하는 기능, 및 제 2 데이터를 제 4 회로로부터 판독하는 기능을 갖는다. 제 1 데이터는 제 3 회로의 도통 상태를 제어하기 위하여 사용된다. 제 2 데이터는 제 1 회로에서의 처리에 사용된다.
申请公布号 KR20160119117(A) 申请公布日期 2016.10.12
申请号 KR20167023284 申请日期 2015.02.02
申请人 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. 发明人 KUROKAWA YOSHIYUKI
分类号 G01R31/3187;G01R31/28;G01R31/3181;G01R31/3183 主分类号 G01R31/3187
代理机构 代理人
主权项
地址