发明名称 |
分支预测单元和1级指令高速缓存中的带宽增加 |
摘要 |
本发明呈现用于在处理器中执行分支预测的一种处理器、一种设备和一种非暂时性计算机可读介质。所述处理器包括前端单元。所述前端单元包括1级分支目标缓冲器(BTB)、BTB索引预测器(BIP)和1级散列感知器(HP)。所述BTB被配置来预测目标地址。所述BIP被配置来基于程序计数器和全局历史产生预测,其中所述预测包括推测性部分目标地址、全局历史值、全局历史移位值和路径预测。所述HP被配置来预测分支指令是取用还是不取用。 |
申请公布号 |
CN106030516A |
申请公布日期 |
2016.10.12 |
申请号 |
CN201480065959.1 |
申请日期 |
2014.10.24 |
申请人 |
超威半导体公司 |
发明人 |
道格拉斯·威廉姆斯;萨希尔·阿罗拉;尼基尔·古普塔;陈威宇;德比杰特·达斯萨尔马;马吕斯·埃弗斯 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
上海胜康律师事务所 31263 |
代理人 |
樊英如;张华 |
主权项 |
一种处理器,其包括:前端单元,其包括:1级分支目标缓冲器(BTB),其被配置来预测目标地址;BTB索引预测器(BIP),其被配置来基于程序计数器和全局历史产生预测,其中所述预测包括推测性部分目标地址、全局历史值、全局历史移位值和路径预测;和1级散列感知器(HP),其被配置来预测分支指令是取用还是不取用。 |
地址 |
美国加利福尼亚州 |