发明名称 用于解码的并行霍夫曼数据解码器、设计结构和方法
摘要 在保持寄存器中保持主数据输入和超前输入。向多个即M个半解码器提供所述主数据输入和所述超前输入的连续的重叠部分,所述半解码器包括霍夫曼码的频繁出现的码字的子集。当没有遇到在所述半解码器中不可获取的码字时,所述半解码器并行地在单个时钟周期中将所述频繁出现的码字中的M个解码。当遇到在所述半解码器中不可获取的码字时,将意图用于所述半解码器中的对应的一个的输入施加到以三态内容可寻址存储器实现的全解码器的输入,该意图用于所述半解码器中的对应的一个的输入包括在所述半解码器中的所述对应的一个中不可获取的所述码字。所述全解码器包括所述霍夫曼码的全部码字。
申请公布号 CN106027066A 申请公布日期 2016.10.12
申请号 CN201610181740.9 申请日期 2016.03.28
申请人 国际商业机器公司 发明人 B.阿巴利;B.布拉纳
分类号 H03M7/40(2006.01)I 主分类号 H03M7/40(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 邸万奎
主权项 一种用于将根据霍夫曼码编码的数据解码的并行霍夫曼数据解码器,所述并行霍夫曼数据解码器包括:保持寄存器,其具有保持主数据输入的主部分、保持超前输入的超前部分、以及多个输出;多个即M个半解码器,每一个半解码器具有输入和输出,所述输入耦接到所述保持寄存器的所述多个输出中的对应的一个,所述输入各自从所述保持寄存器的所述输出获得所述保持寄存器的所述主部分和所述超前部分中的数据的连续的重叠部分;全解码器,其以三态内容可寻址存储器实现,所述全解码器具有可选择性地连接以获得数据的所述重叠部分中的给定一个的输入、和输出;解码器选择和排序单元,其具有耦接到所述半解码器的所述输出和所述全解码器的所述输出的多个输入、控制所述全解码器输入的所述选择性连接的选择输出、和多个输出通道;其中:所述全解码器包括所述霍夫曼码的全部码字;所述半解码器包括所述霍夫曼码的频繁出现的码字的子集;当没有遇到在所述半解码器中不可获取的码字时,所述半解码器并行地在单个时钟周期中将所述频繁出现的码字中的M个解码;以及当遇到在所述半解码器中不可获取的码字时,所述解码器选择和排序单元使得意图用于所述半解码器中的对应的一个的输入被施加到所述全解码器的所述输入,该意图用于所述半解码器中的对应的一个的输入包括在所述半解码器中的所述对应的一个中不可获取的所述码字。
地址 美国纽约阿芒克