发明名称 用于IRAT切换期间的下行链路解码增强的方法和装置
摘要 本公开给出了用于在无线电接入技术间(IRAT)切换期间进行下行链路解码增强的方法和装置。例如,该方法可包括在用户装备(UE)处标识在传输定时区间(TTI)期间在下行链路信道上接收到传输,该TTI由网络实体配置用于IRAT测量的DCH测量时机(DMO)或空闲区间间隙。该方法进一步包括执行在TTI期间接收到的传输的传输格式组合指示符(TFCI)解码和循环冗余校验(CRC),并且在当TFCI解码和CRC成功时确定在TTI期间接收到的数据为有效。由此,可以实现IRAT切换期间的下行链路解码增强。
申请公布号 CN106031233A 申请公布日期 2016.10.12
申请号 CN201580007814.0 申请日期 2015.02.04
申请人 高通股份有限公司 发明人 J-S·苏;Z·李;T·金
分类号 H04W36/00(2006.01)I;H04W36/14(2006.01)I 主分类号 H04W36/00(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 袁逸
主权项 一种用于在无线电接入技术间(IRAT)切换期间进行下行链路解码增强的方法,包括:在用户装备(UE)处标识在传输定时区间(TTI)期间在下行链路信道上接收到传输,所述TTI由网络实体配置用于IRAT测量的DCH测量时机(DMO)或空闲区间间隙;执行在所述TTI期间接收到的传输的传输格式组合指示符(TFCI)解码和循环冗余校验(CRC);以及当所述TFCI解码和所述CRC成功时,确定在所述TTI期间接收到的数据为有效。
地址 美国加利福尼亚州
您可能感兴趣的专利