发明名称 |
半导体器件的制造方法及衬底处理装置 |
摘要 |
本发明涉及半导体器件的制造方法及衬底处理装置。抑制半导体器件的特性偏差。具有下述工序:对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序;基于膜厚分布数据,运算使衬底的面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序;将衬底搬入处理室的工序;向衬底供给处理气体的工序;和基于处理数据,在衬底上形成规定磁力的磁场、使处理气体活化,从而修正所述第一含硅层的膜厚分布的工序。 |
申请公布号 |
CN106024658A |
申请公布日期 |
2016.10.12 |
申请号 |
CN201510981900.3 |
申请日期 |
2015.12.23 |
申请人 |
株式会社日立国际电气 |
发明人 |
须田敦彦;丰田一行;菊池俊之 |
分类号 |
H01L21/66(2006.01)I;H01L21/67(2006.01)I |
主分类号 |
H01L21/66(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
杨宏军;李文屿 |
主权项 |
一种半导体器件的制造方法,具有下述工序:对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序;基于所述膜厚分布数据,运算使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序;将所述衬底搬入处理室的工序;向所述衬底供给处理气体的工序;和基于所述处理数据,在所述衬底上形成规定磁力的磁场、使所述处理气体活化,从而修正所述第一含硅层的膜厚分布的工序。 |
地址 |
日本东京都 |